

97P3130



32

①⑨ BUNDESREPUBLIK
DEUTSCHLAND

⑫ Patentschrift
⑩ DE 195 04 404 C 1

⑤① Int. Cl.⁶:
G 06 F 11/00
G 05 B 19/048



DEUTSCHES
PATENTAMT

②① Aktenzeichen: 195 04 404.5-53
②② Anmeldetag: 10. 2. 95
④③ Offenlegungstag: —
④⑤ Veröffentlichungstag
der Patenterteilung: 20. 6. 96

DE 195 04 404 C 1

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

⑦③ Patentinhaber:
Pilz GmbH & Co, 73760 Ostfildern, DE
⑦④ Vertreter:
Rüger und Kollegen, 73728 Esslingen

⑦② Erfinder:
Heckel, Andreas, 71334 Waiblingen, DE; Rupp,
Roland, 73110 Hattenhofen, DE; Weishaar,
Christoph, 71332 Waiblingen, DE; Wohnhaas, Klaus,
70372 Stuttgart, DE
⑤⑥ Für die Beurteilung der Patentfähigkeit
in Betracht gezogene Druckschriften:
Zilker, Michael, Praxis des Multitasking,
Franzis-Verlag München, 1987, S. 11-14;
Williams G.B., Troubleshooting on Microprocessor
based Systems, Pergamon Press, 1984, S. 9-12;

⑤④ Systemarchitektur

⑤⑦ Eine Systemarchitektur verwendet wenigstens zwei Prozessoren, die gemeinsam einen Prozeß steuern und ständig ihre Daten miteinander vergleichen. Auf einem der beiden Prozessoren läuft ein Programmkomplex, der hinsichtlich der möglichen Fehler überprüft ist sowie ein nicht überprüfter Programmkomplex. Um eine Störung des überprüften Programmkomplexes durch den nicht überprüften auszuschließen, sind die Peripheriemittel, die mit dem überprüften Programmkomplex zusammenarbeiten, mit Inhibiteingängen versehen und der geprüfte Programmkomplex sperrt über die Inhibiteingänge die für ihn reservierten Peripheriemittel, ehe er die Regie an den nicht überprüften Programmkomplex abgibt.

DE 195 04 404 C 1

BEST AVAILABLE COPY

In zunehmenden Maße wird der Betrieb von Maschinen automatisiert, und zwar auch von Maschinen, die wegen der Vielzahl unabhängiger Achsen einen wesentlichen Steuerungsaufwand haben. Diese Steuerungen müssen, um Gefahren für Menschen und Maschinen so weit wie möglich auszuschließen, in einem sehr hohen Grade sicher sein, zumindest hinsichtlich solcher Steueranweisungen, deren fehlerhafte Betätigung für die Menschen oder die Maschinen katastrophale Folgen haben kann.

In der Vergangenheit hat man sich dabei im wesentlichen auf die Relais-technik verlassen, in der Annahme, daß Relais und Schütze vergleichsweise sichere Steuerungsmittel sind. Allerdings mußte auch bei dieser Technik Redundanz und eine Art von Prüfprogrammen vorgesehen werden, durch die sich die Relais hinsichtlich ihrer Funktion wechselseitig überwacht bzw. überprüft haben. Der Aufwand an Relais, selbst für vergleichsweise einfache Steuerungen von beispielsweise Exzentern, war vom Platzbedarf her gesehen enorm. Komplexere sichere Steuerungen, die in der Lage sind, Fehler zu erkennen und beim Erkennen des Fehlers die Anlage zur sicheren Seite hin stillzusetzen, sind in der Relais-technik wegen des Platzbedarfes praktisch nicht zu beherrschen.

Man ging deswegen dazu über, die Steuerungen anstatt mit elektromechanischen Bauteilen mit elektronischen Bauteilen aufzubauen, obwohl man sich bewußt war, daß elektronische Bauelemente unter Umständen gegenüber äußeren Einflüssen empfindlicher sind und kompliziertere Fehler auftreten können. Um diese Schwierigkeiten einigermaßen zu beherrschen, wurden die Steuerungen mehrkanalig ausgeführt, wobei sich die Kanäle gegenseitig überwacht haben.

Mit noch weiter fortschreitender Automatisierung wurde der Übergang zu mikroprozessorgesteuerten Anlagen erforderlich, womit noch eine weitere Qualität von Fehlern, nämlich Software-Fehler mit hinzukommen.

Die Implementierung von Steuerungen mit Hilfe von Mikroprozessoren und Programmen macht aber nur dann Sinn, wenn es gleichzeitig dem Anwender ermöglicht wird, die Steuerungen zu erweitern und in die Steuerungen weitere Maschinen oder Maschinenbewegungen hineinzunehmen, die unter Umständen auch nicht sicherheitsrelevant sind. Dabei darf keineswegs dieses nicht notwendigerweise sichere Funktionen steuernde Programmteil jenes Programmteil beeinflussen, das sichere Funktionen beaufsichtigt. Andernfalls könnte es zu schwerwiegenden Störungen kommen, deren Ursachen praktisch nicht aufzufinden sind, weil sie unter Umständen von der zeitlichen Korrelation bestimmter Eingangssignale abhängig sind.

Zum Stand der Technik gehört es außerdem, auf einem Prozessor mehrere Programme zeitlich verschachtelt ablaufen zu lassen, wie dies von Zilker in dem Buch "Praxis des Multitasking", Franzis'-Verlag, München, 1987, Seiten 11 bis 14 beschrieben ist. Dazu werden die einzelnen einander abwechselnden Programme so geschrieben, daß sie nach einer vorbestimmten Zeit, in der Regel gesteuert durch einen Interrupt, freiwillig den Prozessor, beispielsweise an einen Systemkern zurückgeben, der daraufhin ein hinsichtlich seines Prozessorverhaltens ähnliches Programm startet.

Es ist ferner bekannt, über sogenannte Inhibit-Eingänge, Bauelemente oder Gruppen von Bauelementen

in einer Computersteuerung zu sperren, um zu verhindern, daß diese Bauelemente Informationen übernehmen, die ihnen beispielsweise über eine Busleitung angeboten werden und an sich für andere Bauelemente bestimmt sind. Ein Beispiel für eine solche Schaltung ist von Williams in "Troubleshooting on Microprocessor based Systems", Pergamon Press, 1984, Seite 9 bis 12 beschrieben.

Ausgehend hiervon ist es Aufgabe der Erfindung, eine Systemarchitektur zu schaffen, die es gestattet, auf einem Prozessor sicherheitsüberprüfte und nicht sicherheitsüberprüfte Programme laufen zu lassen, ohne daß die Gefahr besteht, daß das nicht überprüfte Programm den Kauf des geprüften Programms in unerwünschter Weise beeinflussen oder stören kann.

Diese Aufgabe wird erfindungsgemäß durch die Systemarchitektur mit den Merkmalen des Anspruchs 1 gelöst.

Aus Gründen des elektrischen Aufwandes und des Aufwandes an Bauteilen ist es sinnvoll, in ein und demselben Prozessor zwei verschiedene Programmkomplexe ablaufen zu lassen, wobei immer eine Kontrolle darüber bestehen soll, wie die beiden Programmkomplexe miteinander in Wechselwirkung treten. Durch die Verwendung von Peripheriemitteln, die mit Inhibitingängen ausgerüstet sind, kann sichergestellt werden, daß der zweite Programmkomplex an die Peripheriemittel keine Befehle auszugeben vermag, von denen der erste Programmkomplex keine Kenntnis hat. Wenn beispielsweise der erste Programmkomplex ein sicherer verifizierter Programmkomplex ist, schaltet er, bevor er den Prozessor oder Rechnerkern an den zweiten Programmkomplex abgibt, die ihm zugeordneten und nur von ihm zu kommandierenden Peripheriemittel in einen Zustand, in dem sie keine Befehle an ihren Ein- und Ausgängen annehmen. Ein lesender Zugriff auf die Register dieser Peripheriemittel kann dabei durchaus zulässig bleiben. Wenn nach dem Sperren dieser Peripheriemittel der zweite Programmkomplex den Prozessor bzw. Rechnerkern erhält, kann er dort im wesentlichen autonom laufen. Sollte infolge von Programmierfehlern oder sonstiger Fehler an den Daten der zweite Programmkomplex in nicht konformer Weise versuchen, schreibend auf die Peripheriemittel des ersten Komplexes zugreifen, werden die gesperrten Peripheriemittel diese ihnen zugestellten Eingaben ignorieren und nicht ausführen.

Der einzige Fehler, der dann noch auftreten könnte, bestünde darin, daß der zweite Programmkomplex das Inhibitsignal zurücknimmt, womit die betreffenden Peripheriemittel, die zu dem ersten Programmkomplex gehören, auf die Befehle des zweiten Programmkomplexes fälschlicherweise hören würden.

Sobald jedoch der zweite Programmkomplex den Prozessor freigibt, entweder freiwillig, weil er an einer entsprechenden Programmstelle angelangt ist oder zwangsweise aufgrund eines von außen kommenden Interrupts, erhält der erste Programmkomplex Kenntnis von diesem feindlichen Verhalten des zweiten Programmkomplexes, indem er den Zustand auf der Inhibitleitung abfragt. Sollte er dabei Manipulationen an der Inhibitleitung erkennen, hat er die Möglichkeit, in geordneter Weise das gesamte System, zu dem die Systemarchitektur gehört, stillzusetzen.

Selbstverständlich wird die neue Systemarchitektur mit weiteren Sicherungsmitteln verknüpft, um die Sicherheit so hoch wie möglich zu machen. Insoweit ist die beschriebene Systemarchitektur lediglich ein Ausschnitt

aus einem gesamten als sicher angesehenen System, dessen Sicherheit durch wechselweises Abfragen und überprüfen von Nachbarkanälen und deren Daten in der bekannten Weise sichergestellt wird.

Je nach Anwendung kann es sein, daß die ersten Peripheriemittel ausschließlich für den ersten Programmkomplex reserviert sind oder daß unter den ersten Peripheriemitteln wenigstens eines ist, auf das zulässigerweise von beiden Programmkomplexen aus schreibend und/oder lesend zuzugreifen ist.

Je nachdem, wie die beiden Programmkomplexe zueinander stehen sollen, kann es zweckmäßig sein, einen Speicherbereich zu haben, über den die beiden Programmkomplexe miteinander kommunizieren, da sie nur nacheinander den Prozessor haben, also folglich auch nicht gleichzeitig arbeiten können. Sie brauchen deswegen einen gemeinsamen "Briefkasten", über den sie Nachrichten oder Daten austauschen können.

Dieser Kommunikation der Programmkomplexe dienende Speicher ist vorzugsweise in den zweiten Speichermitteln untergebracht, denn dadurch wird zwangsläufig sichergestellt, daß die Daten und Befehle des ersten Programmkomplexes, die sich in den ersten Speichermitteln befinden, nicht durch ein Fehlverhalten des zweiten Programmkomplexes geändert werden können.

Ein besonders sicheres System wird erhalten, wenn die ersten Speichermittel ausschließlich für den ersten Programmkomplex reserviert sind. Gleiches kann grundsätzlich auch für den zweiten Programmkomplex bestehen, so daß ein weiterer Speicherbereich als Kommunikationsbereich für die Programmkomplexe bereitgestellt wird.

Wenn durch andere Maßnahmen bestimmte Fehler erkannt werden können, ist es möglich, die beiden Speichermittel hardwaremäßig in ein und demselben Speicher unterzubringen und lediglich über Adressen voneinander zu trennen. Wenn hingegen auch mit Fehlern bei der Adressierung des Speichers zu rechnen ist oder sonstige Fehler an den Speichern zu befürchten sind, ist es vorteilhaft, wenn für die ersten und die zweiten Speichermittel hardwaremäßig getrennte Speicher verwendet werden, d. h. die ersten und die zweiten Speichermittel werden in getrennten Speicherchips untergebracht.

In aller Regel hat der erste Programmkomplex die höhere Priorität, d. h. er muß selbst bei nichtkonformem Verhalten des zweiten Programmkomplexes innerhalb einer vorgegebenen Zeit den Prozessor zurückerhalten, um seine Steuerfunktion ausführen zu können. Dies kann unter Umständen dann nicht der Fall sein, wenn sich der zweite Programmkomplex in einer endlosen Schleife aufhängt und nicht mehr jene Programmstelle erreicht, an der er freiwillig den Prozessor zurückgibt. Um solche Fehler auszuschließen, ist der Prozessor vorzugsweise mit einer Interruptsteuerung versehen, an die ein Timer angeschlossen ist. Dadurch kann der Prozessor zwangsweise den zweiten Programmkomplex beseitigen, damit der erste Programmkomplex wiederum in den Besitz des Prozessors gelangt.

Die Sicherheit des Gesamtsystems läßt sich erhöhen, wenn parallel zu dem ersten Prozessor wenigstens ein weiterer Prozessor existiert, in dem ein dem ersten Programmkomplex verwandtes Programm läuft, so daß beide Prozessoren bzw. Programmkomplexe ständig ihre Daten und Rechenergebnisse miteinander vergleichen können, um bei Differenz der Ergebnisse die gesteuerte Anlage in einer sinnvollen ungefährlichen Weise stillsetzen zu können.

Beispielsweise kann der auf dem zweiten Prozessor

laufende Programmkomplex aus der Sicht seiner ihm zugeordneten Peripheriemittel dasselbe Verhalten zeigen wie der erste Programmkomplex aus der Sicht seiner Peripheriemittel, während jedoch beide Programmkomplexe unterschiedlich gestaltet sind. Diese unterschiedliche Gestaltung der Programmcodes wird zwangsläufig erreicht, wenn der erste und der zweite Prozessor unterschiedlich sind, beispielsweise in der Registerlänge oder der zur Verfügung stehenden Befehle.

Schließlich kann der weitere Prozessor mit dazu herangezogen werden, zu überprüfen, ob, während der erste Programmkomplex den Prozessor nicht hatte, der zweite Programmkomplex in unzulässiger Weise nach einer Veränderung der Signale an den Inhibiteingängen die Daten an den Peripheriemitteln verändert hat. Nach Rückkehr des ersten Programmkomplexes ist dieser in der Lage, von den Peripheriemitteln die Daten zu lesen und mit den Daten zu vergleichen, die der dritte Programmkomplex von seinen Peripheriemitteln erhalten hat. Sobald dort ein Unterschied auftritt, ist das System wiederum in der Lage, die gesteuerte Maschine stillzusetzen.

Im übrigen sind Weiterbildungen der Erfindung Gegenstand von Unteransprüchen. Ferner ist ohne weiteres zu sehen, daß beliebige Kombinationen der Unteransprüche möglich sind. Der Aufbau der übrigen Systemumgebung spielt dabei für die neue Systemarchitektur keine oder keine wesentliche Rolle.

In der Zeichnung ist ein Ausführungsbeispiel des Gegenstandes der Erfindung dargestellt. Es zeigen:

Fig. 1 ein Blockschaltbild der neuen Systemarchitektur und

Fig. 2 stark schematisiert das zeitliche Verhalten der beiden Programmkomplexe, die auf dem ersten Prozessor laufen.

In Fig. 1 ist in einem Blockschaltbild eine neue Systemarchitektur 1 für eine Prozeßsteuerung veranschaulicht (der gesteuerte Prozeß selbst ist nicht gezeigt und kann eine Werkzeugmaschine, ein chemischer Prozeß oder dergleichen sein). Diese Systemarchitektur 1 weist einen ersten Prozessor 2 sowie einen zweiten Prozessor 3 auf, die über Kommunikationsleitungen 4 miteinander verbunden sind. An den Prozessor 2 sind zwei voneinander getrennte Speicher 4 und 5 ebenfalls über Kommunikationsleitungen 6 und 7 angeschlossen. Diese beiden Speicher 4 und 5 sind in physikalisch voneinander getrennten Speicherbausteinen hardwaremäßig realisiert.

Wenigstens der erste Prozessor 2 weist eine Interruptsteuerung mit einem entsprechenden zugeordneten Eingang 8 auf, an den eine Uhr oder ein Timer 9 angeschlossen ist.

Je nach gewählter Prozessorarchitektur kann der Timer 9 auch Bestandteil des Prozessors 2 selbst sein.

Über ein Bussystem oder entsprechende Kommunikationsleitungen 11 sind an den ersten Prozessor 2 zwei Gruppen 12 und 13 von Peripheriemitteln angeschlossen.

Unter Peripheriemitteln sollen hierbei jene Hardware-Einrichtungen verstanden sein, wie sie bei Prozeß- oder Maschinensteuerungen zur Steuerung des Prozesses verwendet werden. Dabei wird zwischen solchen Peripheriemitteln unterschieden, die lediglich Informationen des Prozesses, der zu steuern ist, an die Steuerung melden als auch jene Peripheriemittel, die Befehle der Steuerung in Zustandsänderungen des Prozesses umsetzen, beispielsweise indem sie Relais, Magnetventile, elektromechanische Verriegelungen u. dgl. betätigen.

Als Beispiel für ein lediglich an die Steuerung Informationen übermittelndes Peripheriemittel ist ein Peripheriemittel 12a gezeigt, das beispielsweise Temperatur- oder Positionsangaben an die Steuerung übergibt. Der von dem Block umrahmte Teil soll in diesem Falle die gesamte notwendige Hardware symbolisieren, die notwendig ist, um das physikalische Signal in die elektrische Größe umzuwandeln, die mit der Schnittstelle, wie sie durch die Kommunikationsleitungen 11 und den entsprechenden Eingangsanschluß des ersten Prozessors 2 gebildet ist, kompatibel sind. Der vom Grundsatz her lesende Zugriff auf das Peripheriemittel 12a bedeutet aber nicht, daß auch schreibende Zugriffe möglich sind, die innerhalb des Peripheriemittels 12a Zustandsänderungen hervorrufen. Ein zweites Peripheriemittel 12b soll alle jene Peripheriemittel symbolisieren, die von dem ersten Prozessor 2 über die Kommunikationsleitungen 11 gelieferten Informationen oder Befehle in eine physikalische Größe umsetzt. Über die Schnittstellenmittel 12b wird also in den ablaufenden und zu steuernden Prozeß unmittelbar eingegriffen, beispielsweise durch Betätigung eines schematisch angedeuteten elektromagnetischen Ventils 14. Andere elektromechanische Wandler, wie Gleich- oder Wechselstrommotoren, Heizeinrichtungen, Zündeinrichtungen u. dgl. können ebenfalls Bestandteil des betreffenden Peripheriemittels 12b sein.

Die zwischen den beiden Peripheriemitteln 12a und 12b gezeichnete gestrichelte Linie 15 soll andeuten, daß eine weit größere Anzahl von Peripheriemitteln vorhanden sein kann, und in der Regel auch vorhanden ist, als nur die beiden Peripheriemittel 12a und 12b.

Die beiden Peripheriemittel 12a und 12b sind zusätzlich zu den Kommunikationsleitungen 11 jeweils mit einem Inhibiteingang 16a bzw. 16b versehen, der an eine gemeinsame Inhibitleitung 17 angeschlossen ist, die die Inhibiteingänge 16a und 16b mit einem entsprechenden E/A-Port 18 des ersten Prozessors 2 verbindet.

Die zweite Gruppe von Peripheriemitteln ist ähnlich zusammengesetzt wie die erste Gruppe 12, d. h. auch sie besteht aus Peripheriemitteln, die Informationen zu dem ersten Prozessor 2 liefern als auch aus Peripheriemitteln, die Befehle des ersten Prozessors 2 in entsprechende physikalische oder elektrische Größen umsetzen. Diese Peripheriemittel 13a bis 13b der zweiten Gruppe 13 sind ausgangsseitig in Richtung auf den zu steuernden Prozeß von den Peripheriemitteln 12a bis 12b unterschiedlich.

Der zweite Prozessor 3 dient der Erhöhung der Redundanz, weshalb er sich von dem ersten Prozessor 2 hardwaremäßig unterscheidet, d. h. er hat beispielsweise einen anderen Befehlssatz und/oder eine andere Registerlänge. Ferner ist er in einem eigenen Chip realisiert oder sogar auf einer eigenen Leiterplatte angeordnet. Der zweite Prozessor 3 ist über Kommunikationsleitungen 19 mit einem ihm zugeordneten Speicher 20 verbunden und über weitere Kommunikationsleitungen 22 mit einem eigenen Satz von Peripheriemitteln 23, die aus der Sicht des zu steuernden Prozesses dieselbe Funktion haben wie die Peripheriemittel 12a bis 12b der ersten Gruppe 12 und die gegebenenfalls, soweit es die Ausführung von Befehlen anbelangt, ausgangsseitig zum Prozeß hin UND-verknüpft sind, damit Zustandsänderungen in dem Prozeß oder der Maschine erst durchgeführt werden, wenn die beiden Prozessoren 2 und 3 über die betreffenden Peripheriemittel 12 bzw. 23 dieselben Ausgangsbefehle geben.

Mit der neuen Systemarchitektur 1 ist es möglich,

zwei unterschiedliche Programmkomplexe ablaufen zu lassen, wobei der eine Programmkomplex ein verifizierter und sicherheitsüberprüfter Programmkomplex ist, während der andere zweite Programmkomplex ein Programmkomplex ist, an den weniger hohe Sicherheitsanforderungen gestellt werden. Der sichere Programmkomplex hat ein Pendant in dem Prozessor 3 und ist dort mit einem entsprechenden Programm realisiert, das ausschließlich in dem Speicher 21 abgelegt ist und dessen Daten sich ebenfalls nur in dem Speicher 21 befinden, soweit sie nicht von den Peripheriemitteln 23 kommen bzw. dort gehalten werden.

In dem ersten Prozessor 2 läuft der verifizierte und für die Sicherheit des gesteuerten Prozesses relevante Programmkomplex, im weiteren erster Programmkomplex genannt, ab sowie ein zweiter Programmkomplex, der für die Sicherheit des gesteuerten Prozesses nicht ausschlaggebend ist. Der erste Programmkomplex wird durch ein Programm oder einen Satz von Programmen realisiert, der in dem Speicher 4 abgelegt ist. Der zweite Programmkomplex, ebenfalls ein Programm oder ein Satz von Programmen, findet sich in dem Speicher 5.

Der erste Programmkomplex ist, weil er sicherheitsüberprüft ist, befugt und dazu vorgesehen, die Peripheriemittel der zweiten Gruppe 12 anzusprechen und über sie Befehle auszugeben, die aktiv in den gesteuerten Prozeß bzw. die Maschine eingreifen und dort Zustandsänderungen vornehmen. Ein Beispiel für ein solches Peripheriemittel ist das exemplarisch angegebene Peripheriemittel 12b.

Außerdem greift der erste Programmkomplex auch auf die Peripheriemittel 12 zu, die Informationen aus dem Prozeß an den Programmkomplex übertragen; beispielsweise über das Peripheriemittel 12a.

Für die weitere Beschreibung sei zunächst einmal angenommen, daß der zweite Programmkomplex ausschließlich mit den Peripheriemitteln der zweiten Gruppe 13 zusammenarbeitet, also weder Daten von der ersten Gruppe 12 erhält noch auf diese Peripheriemittel der ersten Gruppe 12 schreibend zugreift. Diese Annahme gilt für ein fehlerfreies Konzept für den zweiten Programmkomplex und unter der Bedingung, daß das fehlerfreie Konzept auch fehlerfrei in die entsprechenden Programme eingesetzt ist.

Für die weitere Funktions- und Ablaufbeschreibung sei ferner angenommen, daß die Initialisierungsphase für die Programmkomplexe bereits durchlaufen ist und sich das System im Normalbetrieb befindet. Unter diesen Umständen wechseln sich in dem ersten Prozessor 2 der erste und der zweite Programmkomplex periodisch ab. Das Verhalten wird in einem Zeitpunkt beobachtet, zu dem, wie in dem oberen Balken mit der Bezeichnung "Prog. I" angegeben, der erste Programmkomplex aktiv ist, d. h. Daten von dem zu steuernden Prozeß erhält und entsprechende Befehle, wenn erforderlich, an den Prozeß abgibt. Gleichzeitig vergleicht während dieser Phase der erste Programmkomplex ständig seine gemessenen und berechneten Daten mit den entsprechenden Daten, die der auf dem zweiten Prozessor 3 laufende Programmkomplex von seiner Peripherie erhält bzw. aus den erhaltenen Daten berechnet. Solange dieser Vergleich Identität zeigt, arbeitet das System weiter. Stellen die beiden Prozessoren 2 und 3 jedoch Abweichungen fest, wird umgehend entsprechend vorher festgelegter Routinen, der gesamte Prozeß stillgesetzt.

Wenn dies nicht der Fall ist, d. h. der Datenvergleich der beiden Prozessoren 2 und 3 keinen Fehler erkennen läßt, kommt der erste Programmkomplex innerhalb ei-

ner maximalen Zeitgrenze an eine Stelle, an der er den Prozessor 2 nicht mehr benötigt. Beim Erreichen dieser Stelle werden zunächst von dem ersten Programmkomplex über den entsprechenden Ausgang 18 die Inhibiteingänge 16a und 16b der Peripheriemittel der ersten Gruppe 12 mit einem Sperrsignal beaufschlagt. Dadurch gelangen die Peripheriemittel der ersten Gruppe 12 in einen Zustand, in dem sie über die Kommunikationsleitungen 11 eventuell ankommende schreibende Signale, die ihren Zustand verändern würden, ignorieren. Ein lesender Zugriff in dem Sinne, daß von den Peripheriemitteln bzw. den zugehörigen Interfacekarten über die Kommunikationsleitungen 11 Daten abgefragt werden, bleibt jedoch nach wie vor möglich.

Nachdem der erste Programmkomplex dieses Inhibitsignal an seine ihm zugeordneten Peripheriemittel 12 abgesandt hat, gibt er den ersten Prozessor 2 frei. Die Freigabe des ersten Prozessors 2 durch den ersten Programmkomplex hat zur Folge, daß nun der zweite Programmkomplex, der in dem Speicher 5 abgelegt ist, den ersten Prozessor 2 erhält und somit die Möglichkeit bekommt, die dem zweiten Programmkomplex zugeordneten Peripheriemittel 13 zu bedienen. Unterstellt, der zweite Programmkomplex arbeitet fehlerfrei, dann greift er nicht schreibend, also zustandsändernd, auf die Peripheriemittel 12 zu, die für den ersten Programmkomplex reserviert sind. Sollte er dies aufgrund eines Programmierfehlers oder eines sonstigen Fehlers doch tun bzw. versuchen, hat der schreibende Zugriff keine Wirkung, denn über die Inhibiteingänge 16a und 16b sind die Peripheriemittel 12 gegen schreibende Zugriffe gesperrt.

Vor dem Ablauf einer vorbestimmten Zeit erreicht der zweite Programmkomplex eine Programmstelle, an der er freiwillig den ersten Prozessor 2 abgibt. Der erste Prozessor 2 kann daraufhin wiederum den ersten Programmkomplex starten. Dieser erste Programmkomplex prüft zunächst, ob die Peripheriemittel 12 nach wie vor das Inhibitsignal haben. Sodann wird das Inhibitsignal gelöscht, damit der erste Programmkomplex wieder normal mit seinen Peripheriemitteln 12 kommunizieren kann. Als nächstes erfolgt ein Datenvergleich zwischen dem ersten Programmkomplex des ersten Prozessors 2 mit dem auf dem zweiten Prozessor 3 laufenden Programmkomplex und, falls dieser Vergleich keine Differenzen aufgezeigt hat, läuft der erste Programmkomplex auf dem ersten Prozessor 2 normal ab.

Sollte hingegen bei der Reinitialisierung des ersten Programmkomplexes dieser feststellen, daß das Inhibitsignal nicht mehr vorhanden ist, geht der erste Programmkomplex davon aus, daß sich der zweite Programmkomplex nicht konform verhalten hat und in unzulässiger Weise versucht hat, steuerbefehle über die entsprechenden Peripheriemittel 12 auszugeben. Da dies eine gefährliche Fehlersituation ist, wird anschließend umgehend der gesteuerte Prozeß stillgesetzt.

Ein weiterer Fehler des zweiten Programmkomplexes kann darin bestehen, daß er das Inhibitsignal löscht und anschließend wieder setzt, um zwischenzeitlich schreibend auf die Peripheriemittel 12 zugreifen zu können. Ein solches Fehlverhalten wird durch den Vergleich der Daten des ersten Programmkomplexes mit den Daten, die der Programmkomplex auf dem zweiten Prozessor 3 hält, ermittelt. Somit ist mit einer sehr hohen Sicherheit gewährleistet, daß der zweite Programmkomplex, der keiner sicherungstechnischen Prüfung unterliegt, nicht wegen Konzept- oder sonstiger Fehler, den sicherheitstechnisch überprüften ersten Programmkomplex

stört. Dennoch können die beiden Programmkomplexe auf ein und demselben Prozessor ablaufen, und sich gegebenenfalls sogar jene Peripheriemittel teilen, über die lediglich Daten in Richtung auf den betreffenden Prozessor übermittelt werden. Der Anwender, der den zweiten Programmkomplex erstellt, kann sich komplizierte Fehlerbetrachtungen und Fehlerbehandlungsroutinen ersparen, wenn er alle sicherheitsrelevanten Befehlsabläufe in dem ersten Programmkomplex unterbringt und nur für diesen Programmkomplex braucht er dann eine komplizierte Fehlerbetrachtung anzustellen. Nachträgliche Änderungen am zweiten Programmkomplex sind ohne weiteres möglich, womit sich die Programmierung der neuen Systemarchitektur wesentlich vereinfacht. Insbesondere genügt es, wenn von der aufsichtsführenden Behörde immer nur die Hardware einschließlich dem ersten Programmkomplex geprüft und abgenommen wird. Ohne diese Zweiteilung wäre der Anwender gezwungen, bei jeder kleineren Änderung auch an nicht sicherheitsrelevanten Befehlsfolgen eine neue Überprüfung durch die aufsichtsführende Behörde vornehmen lassen zu müssen.

In der eben beschriebenen Weise lösen sich der erste und der zweite Programmkomplex auf dem ersten Prozessor 2 ständig ab. Sie erhalten dabei nach einem Zeitscheibenverfahren den ersten Prozessor und geben ihn, Fehlerfreiheit vorausgesetzt, auch innerhalb der Zeitscheibe freiwillig wieder ab. Falls jedoch einer der beiden Programmkomplexe in eine endlose Schleife gerät, läuft vor der Rückgabe des Prozessors 2 der Timer 9 ab, der daraufhin an dem Interrupteingang 8 einen Interrupt produziert, was den Prozessor veranlaßt, in eine Alarmroutine überzugehen, die den jeweils laufenden Programmkomplex abbricht und je nach dem, ob der Fehler in dem sicherheitsrelevanten Teil oder in dem nicht sicherheitsrelevanten Teil entstanden ist, entweder lediglich eine Fehlermeldung herausgibt oder das System nebengeordnet stillsetzt.

Schließlich ist es möglich, die beiden Programmkomplexe über einen gemeinsamen Speicherbereich 25 miteinander kommunizieren zu lassen, beispielsweise wenn der nicht sichere zweite Programmkomplex Daten benötigt, die der erste sichere Programmkomplex berechnet hat. Um eine Gefährdung des ersten Programmkomplexes auszuschließen, ist deswegen der Kommunikationsbereich in den Speicher 5 verlegt, in dem sich der zweite Programmkomplex befindet und wo er auch seine Daten hält. Fehlerhafte schreibende Zugriffe in diesen der Kommunikation dienenden Speicherbereich 25 können somit ebenfalls nicht den verifizierten Programmkomplex beeinträchtigen.

Eine Systemarchitektur verwendet wenigstens zwei Prozessoren, die gemeinsam einen Prozeß steuern und ständig ihre Daten miteinander vergleichen. Auf einem der beiden Prozessoren läuft ein Programmkomplex, der hinsichtlich der möglichen Fehler überprüft ist sowie ein nicht überprüfter Programmkomplex. Um eine Störung des überprüften Programmkomplexes durch den nicht überprüften auszuschließen, sind die Peripheriemittel, die mit dem überprüften Programmkomplex zusammenarbeiten, mit Inhibiteingängen versehen und der geprüfte Programmkomplex sperrt über die Inhibiteingänge die für ihn reservierten Peripheriemittel, ehe er die Regie an den nicht überprüften Programmkomplex abgibt.

Patentansprüche

1. Systemarchitektur (1)
mit einem ersten Prozessor (2),
mit dem ersten Prozessor (2) zugeordneten ersten Speichermitteln (4),
mit dem ersten Prozessor (2) zugeordneten Peripheriemitteln (12), wie Interfaceschaltungen und dgl., die Ein/Ausgänge und mit dem ersten Prozessor (2) verbundene Inhibiteingänge (16) aufweisen, wobei letztere dazu dienen, die ersten Peripheriemittel (12) dagegen zu sperren, Informationen über die Eingänge entgegenzunehmen, wenn an die Inhibiteingänge (16) ein Inhibitsignal übermittelt wurde,
mit einem auf dem ersten Prozessor (2) lauffähigen ersten Programmkomplex (Prog. I),
— der hinsichtlich seiner Fehlerfreiheit verifiziert ist,
— der zumindest überwiegend mit den ersten Speichermitteln (4) des ersten Prozessors (2) zusammenwirkt und
— derart arbeitet, daß er, wenn er auf dem ersten Prozessor (2) läuft, beim Erreichen festgelegter Bedingungen an die ihm zugeordneten Peripheriemittel (12) ein Inhibitsignal abgibt und den ersten Prozessor (2) freigibt, und daß er sobald er den ersten Prozessor (2) zurückerhält das Inhibitsignal zurücknimmt oder löscht,
mit dem ersten Prozessor (2) zugeordneten zweiten Speichermitteln (5),
mit dem zweiten dem ersten Prozessor (2) zugeordneten Peripheriemitteln (13), wie Interfaceschaltungen und dgl., die mit dem ersten Prozessor (2) verbundene Ein/Ausgänge aufweisen,
mit einem auf dem ersten Prozessor (2) lauffähigen zweiten Programmkomplex (Prog. II),
— an den hinsichtlich seiner Fehlerfreiheit geringere Anforderungen als an den ersten Programmkomplex (Prog. I) gestellt werden,
— der zumindest überwiegend mit den zweiten Speichermitteln des ersten Prozessors (2) zusammenwirkt,
— bei fehlerfreiem Lauf auf die Ein/Ausgänge der dem ersten Programmkomplex (Prog. I) zugeordneten Peripheriemittel (12) wenn überhaupt dann lediglich lesend zugreift und
— beim Erreichen festgelegter Bedingungen den ersten Prozessor (2) freigibt.
2. Systemarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß unter den ersten Peripheriemitteln (12) wenigstens eines ist, das für den ersten Programmkomplex (Prog. I) reserviert ist.
3. Systemarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß es unter den der ersten Peripheriemitteln (12) wenigstens eines gibt, auf das zulässigerweise sowohl von dem ersten Programmkomplex (Prog. I) als auch von dem zweiten Programmkomplex (Prog. II) schreibend und/oder lesend zuzugreifen ist.
4. Systemarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß es einen Speicherbereich (25) gibt, über den der erste und der zweite Programmkomplex (Prog. I, Prog. II) miteinander kommunizieren.
5. Systemarchitektur nach Anspruch 4, dadurch gekennzeichnet, daß der Speicherbereich (25), über

den der erste und der zweite Programmkomplex (Prog. I, Prog. II) miteinander kommunizieren in dem ersten und/oder dem zweiten Speichermittel (4, 5) oder in nur einem der beiden Speichermittel (4, 5) liegt.

6. Systemarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Speichermittel (4) für den ersten Programmkomplex (Prog. I) reserviert sind.

7. Systemarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und die zweiten Speichermittel (4, 5) hardwaremäßig in einem gemeinsamen Speicher verwirklicht sind und daß eine erste Gruppe von Speicheradressen die ersten Speichermittel (4) und eine zweite Gruppe von Adressen die zweiten Speichermittel (5) bildet.

8. Systemarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und die zweiten Speichermittel (4, 5) hardwaremäßig in getrennten Speichern verwirklicht sind.

9. Systemarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß der erste Programmkomplex (Prog. I), wenn er den ersten Prozessor (2) zurückerhält, überprüft, ob das Inhibitsignal noch vorhanden ist bzw. zwischenzeitlich nicht zurückgenommen wurde, ehe er es selbst löscht bzw. zurücknimmt.

10. Systemarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß der erste Programmkomplex (Prog. I) ein Programmkomplex ist, der Sicherheitsfunktion hat.

11. Systemarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß der erste Prozessor (2) eine Interruptsteuerung (8) aufweist, an die ein Timer (9) angeschlossen ist, und daß eine Bedingung, die dazu führt, daß der erste Programmkomplex (Prog. I) den ersten Prozessor (2) zurückerhält ein von dem Timer (9) ausgelöster Interrupt ist.

12. Systemarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß die Bedingung zur Freigabe des ersten Prozessors (2) durch den betreffenden Programmkomplex (Prog. I, Prog. II) eine entsprechende Programmanweisung in dem betreffenden Programmkomplex (Prog. I, Prog. II) ist.

13. Systemarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß die Befehle die den ersten Programmkomplex bilden (Prog. I) und/oder Daten die ausschließlich dem ersten Programmkomplex (Prog. I) zugeordnet sind in dem ersten Speichermittel (4) abgelegt sind.

14. Systemarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß die Befehle die den zweiten Programmkomplex (Prog. II) bilden und/oder Daten die ausschließlich dem zweiten Programmkomplex (Prog. II) zugeordnet sind in dem zweiten Speichermittel (5) abgelegt sind.

15. Systemarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß sie einen zweiten Prozessor (3), dem zweiten Prozessor (3) zugeordnete dritte Speichermittel (21), dem zweiten Prozessor (3) zugeordnete dritte Peripheriemittel (23), wie Interfaceschaltungen und dgl., die mit dem zweiten Prozessor (3) verbundene Ein/Ausgänge aufweisen, und

einen auf dem zweiten Prozessor (3) laufenden dritten Programmkomplex aufweist, der mit den dritten Speichermittel (21) zusammenwirkt und mit

den dritten Peripheriemitteln (3) kommuniziert.

16. Systemarchitektur nach Anspruch 15, dadurch gekennzeichnet, daß der erste und der zweite Prozessor (2, 3) unterschiedlich voneinander sind.

17. Systemarchitektur nach Anspruch 15, dadurch gekennzeichnet, daß der dritte Programmkomplex sich aus der Sicht der dritten Peripheriemittel (23) überwiegend oder exakt genauso verhält, wie der erste Programmkomplex (Prog. I) aus der Sicht seiner Peripheriemittel (12), soweit sie funktionsmäßig mit den dritten Peripheriemitteln (23) übereinstimmen.

18. Systemarchitektur nach Anspruch 15, dadurch gekennzeichnet, daß der erste (Prog.I) und der dritte Programmkomplex, abgesehen von einer eventuellen Kommunikation mit dem zweiten Programmkomplex (Prog.II) dieselbe Funktion erbringen sollen.

19. Systemarchitektur nach Anspruch 15, dadurch gekennzeichnet, daß der erste (Prog.I) und der dritte Programmkomplex zumindest zeitweise miteinander kommunizieren.

20. Systemarchitektur nach Anspruch 15, dadurch gekennzeichnet, daß die Kommunikation den Vergleich von von jedem der beiden Programmkomplexe berechneten Daten sowie von Daten umfaßt, die von den zugehörigen Peripheriemitteln (12, 23) geliefert werden oder wurde.

21. Systemarchitektur nach Anspruch 15, dadurch gekennzeichnet, daß noch weitere Prozessoren und Programmkomplexe vorzugsweise wenigstens ein weiterer Prozessor vorhanden ist.

22. Systemarchitektur nach einem oder mehreren vorausgehenden Ansprüchen, dadurch gekennzeichnet, daß sie in einer Maschinensteuerung implementiert ist.

Hierzu 2 Seite(n) Zeichnungen

40

45

50

55

60

65

- Leerseite -

BEST AVAILABLE COPY




Fig. 2




Fig. 1